Docket No. 251144US2

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

| IN RE APPLICATION OF: Tetsu HASEGAWA, et al. | | GA | AU: | |
|--|--|--|---|--|
| SERIAL NO: New Application | | EX | EXAMINER: | |
| FILED: | Herewith | | | |
| FOR: | A SELF-TEST EXECUTABLE INTEGRAT A SCAN CHAIN DESIGN APPARATUS | LF-TEST EXECUTABLE INTEGRATED CIRCUIT, A DESIGN APPARATUS THEREOF, AND AN CHAIN DESIGN APPARATUS | | |
| REQUEST FOR PRIORITY | | | | |
| COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313 | | | | |
| SIR: | | | | |
| | efit of the filing date of U.S. Application Serials of 35 U.S.C. §120. | l Number , filed | , is claimed pursuant to the | |
| ☐ Full benefit of the filing date(s) of U.S. Provisional Application(s) is claimed pursuant to the provisions of 35 U.S. §119(e): Application No. Date Filed | | | | |
| Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below. | | | | |
| In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority: | | | | |
| COUNTRY Japan | <u>APPLICATION</u> 2003-085923 | | ONTH/DAY/YEAR urch 26, 2003 | |
| Certified copies of the corresponding Convention Application(s) ■ are submitted herewith □ will be submitted prior to payment of the Final Fee □ were filed in prior application Serial No. filed □ were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304. □ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and | | | | |
| ☐ (B) Application Serial No.(s) | | | | |
| ☐ are submitted herewith | | | | |
| ☐ will be submitted prior to payment of the Final Fee | | | | |
| | | Respectfully | Respectfully Submitted, | |
| | | | ivak, mcclelland, eustadt, p.c. | |
| | | • | Marvin J. Spivak | |
| Customer Number | | Registration | Registration No. 24,913 | |
| 22850 Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03) | | | C. Irvin McClelland Registration Number 21,124 | |

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 3月26日

出 願 番 号

特願2003-085923

Application Number:

[JP2003-085923]

出 願 人
Applicant(s):

[ST. 10/C]:

株式会社東芝

2003年 7月18日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

ASB026119

【提出日】

平成15年 3月26日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/66

G01R 31/26

【発明の名称】

半導体集積回路

【請求項の数】

11

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】

長谷川 哲

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】

安藏 顕一

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100083806

【弁理士】

【氏名又は名称】

三好 秀和

【電話番号】

03-3504-3075

【選任した代理人】

【識別番号】

100068342

【弁理士】

【氏名又は名称】 三好 保男

【選任した代理人】

【識別番号】

100100712

【弁理士】

【氏名又は名称】 岩▲崎▼ 幸邦

【選任した代理人】

【識別番号】 100100929

【弁理士】

【氏名又は名称】 川又 澄雄

【選任した代理人】

【識別番号】 100108707

【弁理士】

【氏名又は名称】 中村 友之

【選任した代理人】

【識別番号】 100095500

【弁理士】

【氏名又は名称】 伊藤 正和

【選任した代理人】

【識別番号】 100101247

【弁理士】

【氏名又は名称】

高橋

【選任した代理人】

【識別番号】

100098327

【弁理士】

【氏名又は名称】 高松 俊雄

【手数料の表示】

【予納台帳番号】 001982

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

ページ: 3/E

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体集積回路

【特許請求の範囲】

【請求項1】 論理回路内の記憶素子により構成された複数のシフトレジスタと、

前記シフトレジスタの入力段に接続されたテストパタン発生器と、

前記シフトレジスタの出力段に接続された、前記シフトレジスタを個別に選択 するテスト結果圧縮部

とを有することを特徴とする半導体集積回路。

【請求項2】 前記テスト結果圧縮部は、前記シフトレジスタのそれぞれの 出力に個別に接続された複数のデータ圧縮器を有することを特徴とする請求項1 記載の半導体集積回路。

【請求項3】 前記テスト結果圧縮部は、

前記シフトレジスタの出力に接続された、前記シフトレジスタを個別に選択する第1のセレクタと、

前記第1のセレクタに接続されたデータ圧縮器

とを有することを特徴とする請求項1記載の半導体集積回路。

【請求項4】 前記テスト結果圧縮部は、

「前記シフトレジスタから送信されるテスト結果を圧縮するデータ圧縮器と、

前記シフトレジスタと前記データ圧縮器の間に接続され、総ての前記シフトレジスタと前記データ圧縮器とを直接又は空間的圧縮して接続する自己試験モードと、前記シフトレジスタを個別に前記データ圧縮器に接続する故障解析モードとを切り換えるモード切換回路

とを有することを特徴とする請求項1記載の半導体集積回路。

【請求項5】 前記シフトレジスタのそれぞれは複数のブロックを有し、

前記ブロックのそれぞれの最終段の出力に個別に接続された複数のデータ圧縮器を更に有することを特徴とする請求項1乃至4何れか1項記載の半導体集積回路。

【請求項6】 前記シフトレジスタのそれぞれは複数のブロックを有し、

前記ブロックの最終段の出力に接続された、前記ブロックを個別に選択する第 2のセレクタと、

前記第2のセレクタに接続されたデータ圧縮器

とを更に有することを特徴とする請求項1乃至4何れか1項記載の半導体集積 回路。

【請求項7】 前記第2のセレクタと前記データ圧縮器の間に接続され、総ての前記第2のセレクタと前記データ圧縮器とを直接又は空間的圧縮して接続する自己試験モードと、前記第2のセレクタを個別に前記データ圧縮器に接続する故障解析モードとを切り換えるモード切換回路を更に有することを特徴とする請求項6記載の半導体集積回路。

【請求項8】 前記記憶素子は、通常動作モードとシフト動作モードの他に、前記記憶素子が有する値を保持する第1の解析モードと、前記記憶素子が有する値の逆値を取り込む第2の解析モードとを持つことを特徴とする請求項1乃至4何れか1項記載の半導体集積回路。

【請求項9】 前記記憶素子を個別に選択し、選択した前記記憶素子を前記 第1或いは第2の解析モードに設定する第1のシフトカウンタと、

前記第1の解析モードと前記第2の解析モードとを切り換えるトグルF/F回路

とを更に有することを特徴とする請求項8記載の半導体集積回路。

【請求項10】 前記第1のシフトカウンタは、自己試験を実行するための第2のシフトカウンタと共有されていることを特徴とする請求項9記載の半導体集積回路。

【請求項11】 故障の影響が伝搬する2以上の前記記憶素子は、異なる前記シフトレジスタに属することを特徴とする請求項8記載の半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は半導体集積回路に関わり、特に、組み込み自己テストを実行する半導 体集積回路に関する。

[0002]

【従来の技術】

大規模かつ複雑な半導体集積回路のテストの困難性を解決するテスト容易化手法のひとつとして、ロジックBIST(Built-In Self Test:組み込み自己テスト)が用いられている。ロジックBISTは、被テストロジックへ与えるテストパタンの生成と、被テストロジックからのテスト結果の解析を、被テストロジックの周辺に構成された論理回路により、半導体集積回路内部で全て自動的に行うものである(例えば、非特許文献 1 参照。)。

[0003]

【非特許文献1】

パラグ K. ララ "デジタル・サーキット・テスティング・アンド・テスタビリティ"アカデミック・プレス(Parag K. Lala "Digital Circuit Te sting and Testability" Academic press.

[0004]

【発明が解決しようとする課題】

ロジックBISTにより、被テスト半導体集積回路内における故障の有無の判定を行うことができる。さらに、ロジックBISTにより、故障が存在する半導体集積回路に対して、故障解析を行う場合がある。しかしながら、ロジックBISTでの故障解析には大きな問題がある。ロジックBISTは半導体集積回路内部でテストの結果を圧縮するため、そのままでは故障解析に必要な情報が得られない。故障解析には、故障を検出するテストパタン(フェイルパタン)と、故障の影響を取り込むスキャンフリップフロップ回路(フェイルスキャンF/F回路)の情報が必要であるので、通常のロジックBISTとは異なる動作でこれらの情報を得る必要がある。

[0005]

例えば、テストパタン毎にロジックBISTの動作を分割することにより、フェイルパタンを特定する方法がある。この方法ではいくつかの問題がある。ひとつは、フェイルパタンを得るためにテスタの実行結果を解析しなければならないことである。この解析時間に加え、通常のロジックBISTの動作モードとは異

なるスキャンテストモードに切り換えて複数回テストを行う必要があるために、 テスタ時間が長くなってしまう。また、スキャンテストパタンを別途用意する必 要と、スキャン設計を作りこむ必要があるため設計時間が伸びてしまう。さらに は、スキャンテストモードに切り換えてしまうために、ロジックBISTでない と検出できない故障に対しては故障解析が行えない問題(不良の再現性)もある 。この不良の再現性の問題は、ロジックBISTによって実動作速度テストを行 っている場合は重大な問題となる。

[0006]

本発明はこのような従来技術の問題点を解決するために成されたものであり、 その目的は、故障箇所を容易に特定することができる半導体集積回路を提供する ことである。

[0007]

【課題を解決するための手段】

上記目的を達成するため、本発明の特徴は、論理回路内の記憶素子により構成された複数のシフトレジスタと、シフトレジスタの入力段に接続されたテストパタン発生器と、シフトレジスタの出力段に接続された、シフトレジスタを個別に選択するテスト結果圧縮部とを有する半導体集積回路であることを要旨とする。

[0008]

【発明の実施の形態】

以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似の部分には同一あるいは類似な符号を付している。

[0009]

(第1の実施の形態)

図1に示すように、本発明の第1の実施の形態に係る半導体集積回路21は、 論理回路内の記憶素子により構成された複数のシフトレジスタ(スキャンチェーン)52a、52b、52c、・・・と、スキャンチェーン52a、52b、5 2c、・・・の入力に接続されたテストパタン発生器29と、スキャンチェーン 52a、52b、52c、・・・の出力に接続されたテスト結果圧縮部110a と、テストパタン発生器29及びテスト結果圧縮部110aに接続されたBIS T制御回路22aと、BIST制御回路22aに接続されたシフトカウンタ23と、BIST制御回路22aに接続されたパタンカウンタ24とを有する。BIST制御回路22a及びテスト結果圧縮部110aは、半導体集積回路21の外部に配置されたテスタ15にそれぞれ接続されている。テスト結果圧縮部110aは、スキャンチェーン52a、52b、52c、・・・を個別に選択する。スキャンチェーン52a、52b、52c、・・・は、被テストロジック211を構成する。

[0010]

スキャンチェーン52 a、52 b、52 c、・・・のそれぞれは、直列に接続された複数のスキャンフリップフロップ回路(スキャンF/F回路)を有する。 言い換えれば、各スキャンチェーン52 a、52 b、52 c、・・・は、シフトレジスタ状に接続されたスキャンF/F回路を有する。スキャンF/F回路は、 論理回路内の記憶素子の一例であり、スキャンチェーン52 a、52 b、52 c、・・・は、シフトレジスタの一例である。

[0011]

第1の実施の形態において、テスト結果圧縮部110aは、スキャンチェーン52a、52b、52c、・・・のそれぞれの出力に個別に接続された複数のデータ圧縮器28a、28b、28c、・・・を備える。即ち、各スキャンチェーン52a、52b、52c、・・・の出力にそれぞれデータ圧縮器28a、28b、28c、・・・が接続されている。

[0012]

テスタ15は、BIST制御回路22aに対してテストモード設定用の外部入力信号In1を送信する。BIST制御回路22aは、外部入力信号In1を受信して、被テストロジック211を含む半導体集積回路21を自己試験モードに設定する。自己試験モードにおいて特にスキャンチェーンを直列に動作させる間、スキャンチェーン52a~52c内のスキャンF/F回路は、通常動作時とは異なり、テストパタン発生器(29)とデータ圧縮器(110a)と接続される。ロジックBIST回路を初期化した後、ロジックBIST用のクロック(BISTクロック)を定められた数入力することにより、自己テストが実行される。

自己試験モード信号やBISTクロックの供給は、外部入力信号Inlから直接行われたり、BIST制御回路22aを介して行われたりする。自己テストの実行中、スキャンチェーン52a、52b、52c、・・・への直列入力はテストパタン発生器29により自動的に生成される。即ち、テストパタン発生器29は、スキャンテストパタンを生成し、スキャンチェーン52a、52b、52c、・・・は、スキャンテストパタンを受信し、テスト対象の論理回路から並列にテスト結果を取り込み、そのテスト結果をデータ圧縮器28a、28b、28c、・・・へそれぞれ送信する。データ圧縮器28a、28b、28c、・・・へそれぞれ送信する。データ圧縮器28a、28b、28c、・・・は、入力データ(テスト結果)を特定のビット長のデータ(シグネチャ)に圧縮し、被テストロジック18のテスト解析結果Otlをテスタ15へそれぞれ送信する。テスト解析結果Otlでストロジック211についての良否が判定される。なお、シフトカウンタ23は、スキャンチェーンの直列動作回数を管理する。パタンカウンタ24は、スキャンテストパタンを個別に選択する。

[0013]

ロジックBISTでは、図1のテストパタン発生器29として乱数的なパタン発生器(擬似乱数発生器)を用いる。なぜなら、テスト対象の論理回路の動作が一般的にランダムだからである。第1の実施の形態においては、乱数的なパタン発生器の一例として、図2(a)に示すようなLinear Feedback Shift Register(LFSR)を用いる。

[0014]

図2(a)は、5ビットのLFSRの回路構成の一例を示す。LFSRは、直列に接続された5つのレジスタ37a~37eと、レジスタ37a~37eのうち特定のレジスタ(フィードバックポイント)37a、37cの出力端子及び最終段のレジスタ37eの出力端子に接続された排他的論理和回路47とを有する。レジスタ37a~37eのクロック端子にはクロック信号CLKが供給され、レジスタ37a~37eはクロック信号CLKに同期してシフト動作を行う。排他的論理和回路47は、特定のレジスタ(フィードバックポイント)37a、37cの出力及び最終段のレジスタ37eの出力を演算し、その演算結果を先頭レ

ジスタ37aの入力端子へ供給する。

[0015]

LFSRを図1のテストパタン発生器29として使用する為には、初期化すること、即ち、全ビットを0以外の適当な値に設定することが必要である。初期化動作には、半導体集積回路21内部に保持している初期値に設定する場合と、半導体集積回路21外部から初期値を設定する場合とがある。初期化されたLFSRにおいて、レジスタ37a~37eにクロック信号CLKを供給することにより、レジスタ37a~37eの値は、排他的論理和回路47による演算を行いながらシフトされていく。その結果、レジスタ37a~37eの値はランダムに変化する。このランダムに変化するレジスタ37a~37eの値は、スキャンテストパタンとして、被テストロジック211に供給される。

[0016]

一方、図1のスキャンチェーン52a、52b、52c、・・・によるテスト 結果は、データ圧縮器28a、28b、28c、・・・によりそれぞれ解析され る。第1の実施の形態においては、データ圧縮器28a、28b、28c、・・ ・の一例として、図2(b)に示すような回路をそれぞれ用いる。

[0017]

図2(b)に示すように、データ圧縮器28aは、5つのレジスタ313a~313eと、1つの排他的論理和回路213aとを有する。5つのレジスタ313a~313eは直列に接続されている。レジスタ313a、313c及び313eの出力は、排他的論理和回路213aの入力に接続されている。排他的論理,和回路213aの入力には、さらに被テストロジック211からのテスト結果のデータが供給される。排他的論理和回路213aの出力は、先頭のレジスタ313aの入力に接続されている。

[0018]

レジスタ313a~313eのクロック端子にはクロック信号CLKが供給され、レジスタ313a~313eはクロック信号CLKに同期してシフト動作を行う。レジスタ313b~313eのそれぞれの入力には、レジスタ313a~313dの値が供給される。先頭のレジスタ313aの入力には、排他的論理和

回路213aの演算結果が供給される。排他的論理和回路213aには、被テストブロック211からのテスト結果のデータが入力される。

[0019]

レジスタ313a~313dにクロック信号CLKを供給すると、データ圧縮器は、被テストブロック211からテスト結果を取り込みながらデータを圧縮していく。最終的にレジスタ313a~313eに残ったデータが圧縮結果である。圧縮結果をあらかじめ計算により求められている期待値(シグネチャ)と比較することで、故障の判定を行う。

[0020]

図1に示したロジックBISTによるテストにおいては、スキャンテストバタンを半導体集積回路21外部に配置されたテスタ15のメモリ上に用意する必要がなくなり、テスタ15のコストが削減される。また、総ての動作をBISTクロックに同期して半導体集積回路1の内部で行う。したがって、BISTクロックを高速で動作させることにより、テスタ15によるテスト動作周波数よりも速い動作速度でのテストが可能になる。これにより、実動作での製造テストを行うことができる。また、ロジックBISTによるテストは、少数のテスト用外部入出力信号In1しか必要としないので、複数のブロックを並列的にテストすることも可能となる。これにより、全体のテスト時間が大幅に削減できる。更に、ロジックBISTはテスタ15によるスキャン入出力数の制約を受けないため、一般的なスキャン設計よりも多数本のスキャンチェーン52a、52b、52c、・・・を構築することができる。スキャンチェーン52a、52b、52c、・・の本数を増やすことで、一本当りのスキャンチェーン長が短くなるので、テスト時間を削減することが可能になる。

[0021]

以上説明したように、各スキャンチェーン52a、52b、52c、・・・の 出力にそれぞれデータ圧縮器28a、28b、28c、・・・が接続されている ため、スキャンチェーン52a、52b、52c、・・・毎に期待値シグネチャ をもつことができる。したがって、スキャンチェーン52a、52b、52c、・・・毎に期待値シグネチャの比較を行うだけで、故障の影響が伝搬したスキャ ンチェーンを特定することができる。よって、故障が伝搬するスキャンチェーンを容易に特定することが可能である。期待値シグネチャの比較は、半導体集積回路21内部に用意した期待値比較回路で行っても良いし、テスタ15内で行っても良い。いずれにしても、テスタ15のメモリは、スキャンチェーン52a、52b、52c、・・・毎の期待値シグネチャを持つだけでよい。即ち、テスタ15のメモリには期待値シグネチャだけが必要とされる為、テスタ15のメモリに関するコストが削減できる。故障解析に利用するのは自己試験時のパタンであるため、不良の再現性の問題が起こらない。また、実速度テスト(at-speedテスト)にも対応ができる。図8を参照して後述する既存の回路を共有できるため、エリアペナルティも少ない。この回路構成は、自己試験と故障解析に共通な構造としても利用でき、又は故障解析専用の回路としても利用可能である。このように、ロジックBISTを用いて半導体集積回路のテスト及び故障解析を行う際に、故障の影響が伝搬するスキャンF/F回路の位置情報を半導体集積回路から出力することにより、容易に故障解析作業を行うことが出来る。

[0022]

なお、図1ではテスタ15側で期待値シグネチャを比較する例を示した。この場合、各データ圧縮器28a、28b、28c、・・・は、テスト解析結果Ot 1として、シグネチャをそれぞれ出力する。テスタ15は、メモリにロードされている期待値シグネチャと比較を行い良否を記録する。

[0023]

図1に示した半導体集積回路21において故障の影響が伝搬したスキャンチェーン(フェイルスキャンチェーン)を特定する手順を、図3を参照して示す。先ず、S100段階において、図1を参照して説明したロジックBISTを実行する。ロジックBISTの結果としてフェイルログ250が得られる。そしてS110段階において、フェイルログ250を解析する。解析結果としてフェイルパタン252及びフェイルスキャンチェーン254の情報が得られる。

[0024]

(第1の実施の形態の第1の変形例)

図4に示すように、本発明の第1の実施の形態の第1の変形例に係る半導体集

積回路31は、複数のスキャンチェーン52a、52b、52c、・・・と、スキャンチェーン52a、52b、52c、・・・の入力に接続されたテストパタン発生器29と、スキャンチェーン52a、52b、52c、・・・の出力に接続されたテスト結果圧縮部110bと、テストパタン発生器29及びテスト結果圧縮部110bに接続されたBIST制御回路22bと、BIST制御回路22bに接続されたパタンカウンタ24とを有する。BIST制御回路22b及びテスト結果圧縮部110bは、半導体集積回路31の外部に配置されたテスタ15にそれぞれ接続されている。テスト結果圧縮部110bは、スキャンチェーン52a、52b、52c、・・・は、被テストロジック211を構成する。

[0025]

第1の実施の形態の第1の変形例において、テスト結果圧縮部110bは、スキャンチェーン52a、52b、52cの出力に接続されたセレクタ314a、・・・と、セレクタ314a、・・・にそれぞれ接続されたデータ圧縮器38a、・・・とを有する。セレクタ314a、・・・は、スキャンチェーン52a、52b、52c、・・・を個別に選択する。複数のスキャンチェーン52a、52b、52cと1つのデータ圧縮器38aとの間にセレクタ314a、・・・が接続されている。複数のスキャンチェーン52a、52b、52cは1つのデータ圧縮器38aを兼用している。BIST制御回路22bは、セレクタ314a、・・・に接続されている。図4においては、3つのスキャンチェーン52a、52b、52cが1つのデータ圧縮器38aを兼用している例を示す。

[0026]

故障解析の手順を図4に示した半導体集積回路31を例として説明する。

[0027]

最初に、テストパタン発生器29をフェイルパタンの初期状態にセットする。 BIST制御回路22bは各セレクタ314a、・・・に対して制御信号を送信 する。各セレクタ314a、・・・は、1番目のスキャンチェーン52a、・・・ ・を選択してデータ圧縮器38a、・・・と接続する。総てのスキャンチェーン 52a、52b、52c、・・・ヘフェイルパタンをロードし、キャプチャを終える。そして、データ圧縮器 38a、・・・は、各セレクタ 314a、・・・の 1番目のスキャンチェーン 52a、・・・のキャプチャデータに対してシグネチャを作成し、シグネチャをテスト解析結果 Ot_1 としてテスタ 15 へ送信する。テスタ 15 は、テスタ 15 が持つ期待値シグネチャと比較して良否を記録する。

[0028]

次に、BIST制御回路22bは、2番目のスキャンチェーン52b、・・・とデータ圧縮器38a、・・・とを接続するようにセレクタ314a、・・・を制御する。テストパタン発生器29は、先と同様にフェイルパタンの初期状態にセットされ、総てのスキャンチェーン52a、52b、52c、・・・ヘフェイルパタンをロードし、キャプチャを行う。そして、データ圧縮器38a、・・・は、2番目のスキャンチェーン52b、・・・のキャプチャデータに対してシグネチャを作成する。作成されたシグネチャは、テスト解析結果Ot1としてテスタ15に出力され、テスタ15において期待値シグネチャと比較される。各セレクタ314a、・・・の3番目のスキャンチェーンに対しても同様に行う。

[0029]

このように、逐次的な処理をおこなうことで、複数のスキャンチェーン52a、52b、52c、・・・が1つデータ圧縮器38a、・・・を兼用しても、容易に故障が伝搬したスキャンチェーンを特定することが出来る。即ち、データ圧縮器38a、・・・を兼用する場合でも、期待値シグネチャはスキャンチェーン52a、52b、52c、・・・毎に持つことになる。総てのスキャンチェーン52a、52b、52c、・・・に個別にデータ圧縮器38a、・・・が接続される図1に示した半導体集積回路21に比べて、エリアペナルティを減らすことができる。なお、図1に示した半導体集積回路21に比べて、不良解析時間は兼用本数倍(3倍)である。実行時間とエリアペナルティはトレードオフの関係にある。

[0030]

図4に示した半導体集積回路におけるスキャンチェーン特定手順の一例を図5を参照して説明する。先ず、S200段階において、初期化(i=1)を行うこ

とにより、セレクタ314a、・・・毎の1番目のスキャンチェーン52a、・・・を選択する。なお、選択されたスキャンチェーン52a、・・・の数は、セレクタ314a、・・・の数とデータ圧縮器38aの組の数と等しい。次に、S210段階において、ロジックBISTを実行する。ロジックBISTの結果としてフェイルログ251が得られる。なお、選択された1番目のスキャンチェーン52a、・・・のテスト結果のみを圧縮し、期待値シグネチャと比較する。

[0031]

次に、S220段階において、iが1つのデータ圧縮器を兼用するスキャンチェーンの数(セレクト数)より小さいか否かを判断する。iがセレクト数よりも小さい場合(S220段階にてYes)、S230段階において、iに1加えたものを新たにiと定義する。そして、S210段階に戻り、2番目のスキャンチェーン52b、・・・について、S210及びS220段階を実施する。以下同様にして、1つのデータ圧縮器を兼用する総でのスキャンチェーン52a~52cについて、S210及びS220段階を繰り返し実施する。そして、iがセレクト数と同じである場合(S220段階にてNo)、S240段階において、最終的なフェイルログ251を解析する。解析結果としてフェイルスキャンチェーン255の情報が得られる。このようにして、フェイルスキャンチェーンを特定することが出来る。

[0032]

(第1の実施の形態の第2の変形例)

図6に示すように、本発明の第1の実施の形態の第2の変形例に係る半導体集積回路41は、複数のスキャンチェーン52a、52b、52c、・・・と、スキャンチェーン52a、52b、52c、・・・の入力に接続されたテストパタン発生器29と、スキャンチェーン52a、52b、52c、・・・の出力に接続されたテストパタン発生器29と、スキャンチェーン52a、52b、52c、・・・の出力に接続されたテスト結果圧縮部110cと、テストパタン発生器29及びテスト結果圧縮部110cに接続されたBIST制御回路22cと、BIST制御回路22cに接続されたパタンカウンタ24とを有する。BIST制御回路22c及びテスト結果圧縮部110cは、半導体集積回路41の外部に配置されたテスタ15にそれぞれ接続さ

れている。テスト結果圧縮部110cは、スキャンチェーン52a、52b、52c、・・・を個別に選択する。スキャンチェーン52a、52b、52c、・・・は、被テストロジック211を構成する。

[0033]

第1の実施の形態の第2の変形例において、テスト結果圧縮部110cは、スキャンチェーン52a、52b、52c、・・の出力に接続されたモード切換回路414と、モード切換回路414に接続されたデータ圧縮器48とを有する。スキャンチェーン52a、52b、52c、・・とデータ圧縮器48との間にはモード切換回路414が接続されている。モード切換回路414は、スキャンチェーン52a、52b、52c、・・とデータ圧縮器48と間の接続関係を切り替えることが出来る。具体的には、モード切換回路414は、スキャンチェーン52a、52b、52c、・・を個別に選択し、選択されたスキャンチェーン52a、52b、52c、・・をデータ圧縮器48とを接続することが出来る。また、モード切換回路414は、総てのスキャンチェーン52a、52b、52c、・・を同時に選択し、総てのスキャンチェーン52a、52b、52c、・・・を同時に選択し、総てのスキャンチェーン52a、52b、52c、・・・とデータ圧縮器48とを接続することも出来る。即ち、テスト結果圧縮部110cは、データ圧縮器48が総てのスキャンチェーン52a、52b、52c、・・・によって共有された構成を有する。

[0034]

通常の自己試験時には、モード切換回路414はスキャンチェーン52a、52b、52c、・・・とデータ圧縮器48をそのまま、もしくは空間的な圧縮(スペースコンパクト)をして接続する。自己試験の結果、不良があることが判明した場合、故障解析モードによって解析を行う。検査対象の半導体集積回路41内のBIST制御回路22cは、テスタ15から制御信号In3を受信し、通常の自己試験から故障解析モードへ切り換える。故障解析モードに切り換わると、BIST制御回路22cはモード切換回路414へ指示信号を送信する。指示信号を受信したモード切換回路414は、スキャンチェーン52a、52b、52c、・・・とデータ圧縮器48とをBIST制御回路22cの指示に従って選択し接続する。その結果、モード切換回路414及びデータ圧縮器48は、図4に

示したセレクタ314a、・・・及びデータ圧縮器38a、・・・と同じ構成を有する。したがって、図5に示した不良解析手順と同様にして、フェイルスキャンチェーンを特定することが出来る。

[0035]

図7に示すように、モード切換回路414は、スキャンチェーン52 $a\sim52$ eに接続されたセレクタ240と、排他的論理和回路242と、論理積回路246 $b\sim246$ eと、スキャンチェーン52a及び排他的論理和回路242に接続されたセレクタ244とを有する。スキャンチェーン52 $a\sim52$ eの出力は、セレクタ240の入力に接続されている。スキャンチェーン52 $b\sim52$ eの出力は、論理積回路246 $b\sim246$ eの入力にそれぞれ接続されている。 セレクタ240の出力は、排他的論理和回路242の入力に接続されている。排他的論理和回路242の出力は、セレクタ244の入力に接続されている。セレクタ244は、モード制御信号Ct₁に従って動作が制御される。モード制御信号Ct₁は、論理積回路246 $b\sim246$ eの入力にも送信される。

[0036]

一方、データ圧縮器 4 8 は、5 つのレジスタ232 a ~ 232 e と、5 つの排他的論理和回路230 a ~ 230 e とを有する。5 つのレジスタ232 a ~ 232 e と、5 つの排他的論理和回路230 a ~ 230 e とは、交互に直列に接続されている。具体的には、排他的論理和回路230 a の出力はレジスタ232 a の入力に接続されている。以下同様にして、排他的論理和回路230 b ~ 230 e と、レジスタ232 e とは、交互に直列に接続されている。最終段のレジスタ232 e の出力は、先頭の排他的論理和回路230 a の一方の入力に接続されている。排他的論理和回路230 a の一方の入力に接続されている。排他的論理和回路230 a の他方の入力には、モード切換回路414内のセレクタ244の出力が接続されている。排他的論理和回路230 b ~ 230 e の他方の入力には、モード切換回路414内の論理積回路246 b ~ 246 e の出力が接続されている。最終段のレジスタ232 e の出力は、特定の排他的論理和回路230 c の入力にも接続されている。レジスタ232 a ~ 23

2 dの出力は、モード切換回路 4 1 4 内の排他的論理和回路 2 4 2 の入力に接続されている。

[0037]

セレクタ240は、スキャンチェーン選択信号 $S1_1$ に従ってスキャンチェーン52a~52eを選択する。セレクタ240は、選択したスキャンチェーン52a~52eと排他的論理和回路242の入力とを接続する。セレクタ244は、モード制御信号 Ct_1 に従って、排他的論理和回路242の出力或いはスキャンチェーン52aの出力を選択する。

[0038]

モード制御信号C t $_1$ が1の時、セレクタ244は、スキャンチェーン52aの出力と排他的論理和回路230aの入力とを接続する。排他的論理和回路230a~230eの入力は、スキャンチェーン52a~52eの出力に接続される。従って、データ圧縮器48は、スキャンチェーン52a~52eからパラレルにテスト結果を取り込みながら、テスト結果のデータを圧縮していく。最終的にレジスタ232a~232eに残った出力データ234a~234eが圧縮結果である。このように、自己試験実行時においては、モード制御信号C t $_1$ を1に設定される。この自己試験モードにおいて、スキャンチェーン選択信号S $_1$ は回路動作に影響を与えない。

[0039]

モード制御信号C t 1が0の時、セレクタ244は、排他的論理和回路242の出力と排他的論理和回路230aの入力とを接続する。排他的論理和回路230a~230eの入力は、スキャンチェーン52a~52eの出力に接続されない。レジスタ232a~232dの出力の排他的論理和の演算結果が排他的論理和回路230aに入力され、同時に、レジスタ232eの出力も排他的論理和回路230aに入力される。即ち、データ圧縮器48は、図2(a)に示したLFSRと同様な構成を有する。したがって、排他的論理和回路230aは、セレクタ240によって選択されたスキャンチェーン52a~52eからのデータと、各レジスタ232a~232dの出力データ234a~234eとの排他的論理和を取り込む。なお、データを取り込むスキャンチェーン52a~52eは、セ

レクタ240及びスキャンチェーン選択信号S11により選ばれる。

[0040]

なお、図7においては、説明を容易にするため、スペースコンパクタが無い場 合の例を示したが、スペースコンパクタがあっても基本的な動作は変わらない。

[0041]

このように、モード切換回路414は、自己試験モードと故障解析モードとを切り換えることが出来るため、複数のスキャンチェーン52a、52b、52c、・・・が1つデータ圧縮器48を兼用することが出来る。よって、容易に故障が伝搬したスキャンチェーンを特定することが出来る。即ち、データ圧縮器48を兼用する場合でも、期待値シグネチャはスキャンチェーン52a、52b、52c、・・・毎に持つことになる。総てのスキャンチェーン52a、52b、52c、・・・に個別にデータ圧縮器38a、・・・が接続される図1に示した半導体集積回路21に比べて、エリアペナルティを減らすことができる。

[0042]

(比較例)

図8に示すように、本発明の第1の実施の形態の比較例に係る半導体集積回路 11は、複数のスキャンチェーン17a、17b、17c、・・・と、スキャンチェーン17a、17b、17c、・・・の入力に接続されたテストパタン発生器19と、スキャンチェーン17a、17b、17c、・・・の出力に接続されたテストパタン発生器19と、スキャンチェーン17a、17b、17c、・・・の出力に接続されたテスト結果圧縮器16に接続されたBIST制御回路12と、BIST制御回路12に接続されたシフトカウンタ13と、BIST制御回路12に接続されたパタンカウンタ14とを有する。BIST制御回路12及びテスト結果圧縮器16は、半導体集積回路11の外部に配置されたテスタ15にそれぞれ接続されている。スキャンチェーン17a、17b、17c、・・・は、被テストロジック18を構成する。

[0043]

テスタ15から入力される自己試験モード設定用の外部入力信号 I n4により、半導体集積回路11は、自己試験モードに設定され、自己テストが実行される。スキャンチェーン17への入力はテストパタン発生器19により自動的に生成

される。また、スキャンチェーン17からのテスト結果出力は、テスト結果圧縮器16に送信される。テスト結果圧縮器16は、入力データをある特定のビット長のデータ(シグネチャ)に圧縮する。最終的に被テストロジック18のテスト解析結果が出力され、良否の判定が行われる。

[0044]

しかしながら、図8に示したロジックBISTでは、ロジックBISTは半導体集積回路11内部で故障の有無を判定するため、そのままでは故障解析に必要な情報が得られない。故障解析には、フェイルパタン及びフェイルスキャンF/F回路の情報が必要であるので、図8に示した通常のロジックBISTとは異なる動作でこれらの情報を得る必要がある。

[0045]

例えば、ロジックBISTで故障解析を行う場合、1パタン毎に動作を分割する手法がある。ここで1パタンとは、並列的にスキャンF/F回路に取り込んだ論理値を、直列的に外部へ出力までの動作を指す。スキャンF/F回路に並列的に論理値を取り込むことをパラレルキャプチャと呼ぶ。また、スキャンF/F回路の論理値を直列的に外部へ出力することをシリアルシフトアウトと呼び、これに対して外部から直列的に入力することをシリアルシフトインと呼ぶ。一般的に、第n番目のパタンのシリアルシフトアウトと第n+1番目のパタンのシリアルシフトインは同時に行う。ここでは、パラレルキャプチャからシリアルシフトアウトが終了するまでを1パタンの区切りとする。このとき、1パタン毎にテスト結果解析器の状態をテスタ15で比較すれば、どのパタンで期待値とシグネチャが異なるかがわかるため、故障を検出するテストパタンを特定できる。

$[0\ 0\ 4\ 6]$

次に、フェイルスキャンF/F回路の位置を知る必要がある。このために、図8に示した半導体集積回路11を図9に示すようなスキャンテストモードに切り換える。図9に示すように、半導体集積回路11は、テスタ15から送信される制御信号 I_{15} によりスキャンテストモードに切り換わる。すると、被テストロジック18は、テストパタン発生器19及びテスト結果圧縮器16から切り離され、替わりにテスタ15と接続される。具体的には、スキャンチェーン17a、

17b、17c、・・・は、互いに直列に接続され、初段のスキャンチェーン17aの入力及び最終段のスキャンチェーンの出力がそれぞれテスタ15のスキャンチャネルに接続される。

[0047]

図9に示したスキャンテストモードにおいて、自己試験モードにて特定されたフェイルパタンを外部からスキャンイン、スキャンアウトすることでフェイルスキャンF/F回路を特定する。

[0048]

図8及び図9に示した半導体集積回路11は、いくつかの問題を有する。ひとつは、テストパタンを得るためにテスタの実行結果を解析しなければならないことである。この解析時間に加え、図9に示したように、スキャンテストモードに切り換えての複数回テストを行うためにテスタ時間が長くなってしまう。また、スキャンテストパタンを別途用意する必要と、スキャン設計を作りこむ必要があるため設計時間が伸びてしまう。さらには、スキャンテストモードに切り換えてしまうために、ロジックBISTでないと検出できない故障に対しては故障解析が行えない不良の再現性の問題もある。これは、ロジックBISTによって実動作速度テストを行っている場合は重大な問題となる。

[0049]

(第2の実施の形態)

図10に示すように、本発明の第2の実施の形態において、スキャンチェーン52a、52b、・・・のそれぞれは複数のブロック52aa、52ab、・・・、52ba、52bb、・・・を有する。即ち、テストパタン発生器29に接続された各スキャンチェーン52a、52b、・・・は、複数のブロック52aa、52ab、・・・、52ba、52bb、・・・に分割されている。また、半導体集積回路は、これらのブロック52aa、52ab、・・・、52ba、52bb、・・・のそれぞれの最終段の出力に個別に接続された複数のデータ圧縮器53aa、53ab、・・・、53ba、53bb、・・・を更に有する。第2の実施の形態においては、1つのスキャンチェーン52a、52b、・・・を、5つのブロック52aa~52ad、52ba~52bdにそれぞれ分割し

、5つのデータ圧縮器53aa~53ad、53ba~53bdを個別に接続した場合を例に取り説明する。なお、各スキャンチェーン52a、52b、・・・の最終段のブロック52ad、52bd、・・・に接続されたデータ圧縮器53ad、53bd、・・・は、図1に示したデータ圧縮器28a、28b、28c、・・・をそのまま使用することは可能である。また、分割するブロックの数は、5に限らず、1~4或いは6以上であっても構わない。

[0050]

図10に示した回路構成により、ブロック52aa、52ab、・・・、52ba、52bb、・・・のそれぞれに対する期待値シグネチャを用意するだけで、故障が伝搬するスキャンF/F回路が属するブロック(フェイルブロック)52aa、52ab、・・・、52ba、52bb、・・・を特定することができる。故障が伝搬するスキャンF/F回路が属するブロック52aa、52ab、・・・、52ba、52bb、・・・を特定することができれば、特定のブロック52aa、52ab、・・・、52ba、52bb、・・・のキャプチャデータのみをテスト結果のデータとして図1のテスタ15に戻せばよい。したがって、フェイルメモリの少ないテスタ15であっても問題なくロジックBISTを実施し、フェイルログを解析することが出来る。

[0051]

図11を参照して、図10に示した回路構成によってフェイルスキャンチェーン内のフェイルブロックを特定する手順を説明する。先ず、S300段階において、フェイルスキャンチェーン254の情報とフェイルパタン252を基にロジックBISTを実行する。この結果、フェイルログ257が得られる。そして、S310段階において、フェイルログ257を解析して、フェイルスキャンチェーン254内で故障が伝搬するスキャンF/F回路が属するブロック260を特定する。

[0052]

図12を参照して、図10に示した回路構成によってフェイルスキャンチェーン内のブロックを特定し、ブロック内のテスト結果をテスタ15に出力する手順を説明する。先ず、図11のフローチャートと同様にして、S400段階におい

て、フェイルスキャンチェーン256の情報とフェイルパタン253を基にロジックBISTを実行する。この結果、フェイルログ258が得られる。フェイルログ258には、ブロック内のテスト結果のデータが含まれる。なぜなら、シグネチャを比較した結果が不一致であった場合は、ブロック内のテスト結果のデータをテスタ15に出力するからである。そして、S410段階において、フェイルログ258を解析して、フェイルスキャンチェーン256内で故障が伝搬するスキャンF/F回路が属するブロック260及びスキャンF/F回路262を特定する。

[0053]

(第2の実施の形態の第1の変形例)

図13に示すように、本発明の第2の実施の形態の第1の変形例において、ス キャンチェーン52a、52b、・・・のそれぞれは複数のブロック52aa、 52ab、・・・、52ba、52bb、・・・を有する。即ち、テストパタン 発生器29に接続された各スキャンチェーン52a、52b、・・・は、複数の ブロック52aa、52ab、・・・、52ba、52bb、・・・に分割され ている。また、半導体集積回路は、ブロック52aa、52ba、52ab、5 2bb、・・・の最終段の出力に接続されたセレクタ66aa、66ab、・・ ・と、セレクタ66aa、66ab、・・・に接続されたデータ圧縮器53aa 、53ab、・・・とを有する。セレクタ66aa、66ab、・・・は、ブロ ック52aa、52ba、52ab、52bb、・・・を個別に選択する。複数 のブロック52aa、52ba、52ab、52bb、・・・と1つのデータ圧 縮器53aa、53ab、・・・との間には、セレクタ66aa、66ab、・ ・・が接続されている。複数のブロック52aa、52ba、52ab、52b b、・・・は、1つのデータ圧縮器53aa、53ab、・・・を兼用している 。図13においては、隣り合う2つのブロック52aa、52baが1つのデー 夕圧縮器53aaを兼用している場合を例に取り説明する。

[0054]

複数のブロックが1つのデータ圧縮器を兼用することで、エリアペナルティを 減らすことが可能である。セレクタがデータ圧縮器を兼用するブロックを個別に 選択することにより、逐次的にシグネチャを比較して、総てのブロックに対して 故障の伝搬を確認することが出来る。

[0055]

なお、解析時間は、データ圧縮器を兼用するブロックの増加に伴い増加し、エリアペナルティとトレードオフの関係にある。また、1つの圧縮器を兼用するブロックの数は、2つの場合に限らず、3つ以上であっても構わない。

[0056]

(第2の実施の形態の第2の変形例)

図14に示すように、本発明の第2の実施の形態の第2の変形例において、ス キャンチェーン52a、52b、・・・のそれぞれは複数のブロック52aa、 52ab、・・・、52ba、52bb、・・・を有する。即ち、テストパタン 発生器29に接続された各スキャンチェーン52a、52b、・・・は、複数の ブロック52aa、52ab、・・・、52ba、52bb、・・・に分割され ている。また、半導体集積回路は、ブロック52aa、52ba、52ab、5 2 b b 、・・・のそれぞれの最終段の出力に接続されたセレクタ 7 5 a 、・・・ と、セレクタ75a、・・・に接続されたデータ圧縮器76a、・・・とを有す る。セレクタ75a、・・・は、ブロック52aa、52ab、・・・52ba 、52bb、・・・を個別に選択する。複数のブロック52aa、52ab、・ ・・52ba、52bb、・・・と1つのデータ圧縮器76a、・・・との間に は、セレクタ75a、・・・が接続されている。複数のブロック52aa、52 ab、・・・52ba、52bb、・・・は、1つのデータ圧縮器76a、・・ ・を兼用している。図14においては、隣り合う2つのスキャンチェーン52a 、52bに属する総てのブロック52aa~52ae、52ba~52beが1 つのデータ圧縮器76aを兼用する場合を例に取り説明する。

[0057]

図13に示したデータ圧縮器53aa、・・・は、2つのブロック52aa、52ba、・・・に兼用されている。これに比して、図14に示したデータ圧縮器76aa、・・・は、10個のブロック52aa~52ae、52ba~52beに兼用されている。したがって、大幅にエリアペナルティを減らすことが可

能である。なお、各ブロック52aa~52ae、52ba~52beからのデータは、セレクタ75aによって選択されてデータ圧縮器76aに入力され、シグネチャをそれぞれ生成する。

[0058]

なお、2つのスキャンチェーン52a、52bに属する総てのブロック52a a~52ae、52ba~52beが1つのデータ圧縮器76aを兼用する場合 を示したが、3つ以上のスキャンチェーンに属する総てのブロックが1つのデー タ圧縮器76aを兼用しても構わない。

[0059]

(第2の実施の形態の第3の変形例)

図15に示すように、本発明の第2の実施の形態の第3の変形例において、ス キャンチェーン52a、52b、・・・のそれぞれは複数のブロック52aa、 52ab、・・・、52ba、52bb、・・・を有する。即ち、テストパタン 発生器29に接続された各スキャンチェーン52a、52b、・・・は、複数の ブロック52aa、52ab、・・・、52ba、52bb、・・・に分割され ている。また、半導体集積回路は、ブロック52aa、52ab、・・・52b a、52bb、・・・のそれぞれの最終段の出力に接続されたセレクタ89a、 ・・・と、セレクタ89a、・・・に接続されたモード切替同路414と、モー ド切替回路414に接続されたデータ圧縮器48とを有する。セレクタ89a、 ・・・は、ブロック52aa、52ab、・・・52ba、52bb、・・・を 個別に選択する。複数のブロック52aa、52ab、・・・52ba、52b b、・・・と1つのデータ圧縮器48との間には、セレクタ89a、・・・及び モード切換回路414が接続されている。複数のブロック52aa、52ab、 ・・・52ba、52bb、・・・は、1つのデータ圧縮器48を兼用している 。図15においては、隣り合う2つのスキャンチェーン52a、52bに属する 総てのブロック52aa~52ae、52ba~52beが1つのデータ圧縮器 48を兼用する場合を例に取り説明する。

[0060]

複数のセレクタ89a、・・・と1つのデータ圧縮器48との間にモード切換

回路414を配置することにより、データ圧縮器48は自己試験モードで用いるテスト結果圧縮器としても兼用でき、エリアペナルティが大幅に減少することが出来る。自己試験モードのとき、セレクタ89a、・・・及びモード切換回路414は、総てのスキャンチェーン52a、52b、・・・とデータ圧縮器48とを直接もしくは空間的圧縮(スペースコンパクト)して接続する。これに対して、故障解析モードのとき、セレクタ89a、・・・及びモード切換回路414は、特定のブロック52aa~52ae、52ba~52be、・・・とデータ圧縮器48とを直接に接続する。したがって、データ圧縮器48はブロック52aa~52ae、52ba~52be、・・・とデータ圧縮器48とを直接に接続する。したがって、データ圧縮器48はブロック52aa~52ae、52ba~52be、・・・ごとのシグネチャを生成可能である。モード切換回路414の回路構成は、例えば、図7に示した回路構成と同じである。

[0061]

(第2の実施の形態の第4の変形例)

図16に示すように、本発明の第2の実施の形態の第4の変形例において、スキャンチェーン52a、52b、・・・のそれぞれは複数のブロック52aa、52ab、・・・、52ba、52bb、・・・を有する。即ち、テストパタン発生器29に接続された各スキャンチェーン52a、52b、・・・は、複数のブロック52aa、52ab、・・・、52ba、52bb、・・・に分割されている。また、半導体集積回路は、ブロック52aa、52ba、52ab、52bb、・・・の最終段の出力に接続された排他的論理和回路67aa、67ab、・・・と、排他的論理和回路67aa、67ab、・・・と、排他的論理和回路67aa、67ab、・・・と指続されたデータ圧縮器53aa、53ab、・・・とを有する。複数のブロック52aa、52ba、52ab、52bb、・・・と打つのデータ圧縮器53aa、53ab、・・・との間には、排他的論理和回路67aa、67ab、・・・が接続されている。複数のブロック52aa、52ba、52ab、52bb、・・・は、1つのデータ圧縮器53aa、53ab、・・・を共有している。図16においては、隣り合う2つのブロック52aa、52baが1つのデータ圧縮器53aaを兼用している場合を例に取り説明する。

$[0\ 0\ 6\ 2]$

図13に示した2つのブロック52aa、52ba、・・・は、セレクタ66aa、66ab、・・・を介してデータ圧縮器53aa、・・・を兼用している。これを「セレクタ方式」という。このセレクタ方式に比して、図16に示した2つのブロック52aa、52ba、・・・は、排他的論理和回路67aa、67ab、・・・を介してデータ圧縮器53aa、・・・を共有している。したがって、複数のスキャンチェーンのブロックを単位(フェイルスキャンブロック)として、故障が伝搬するスキャンF/F回路を特定することが出来る。例えば、故障が伝搬するスキャンチェーン52a或いはスキャンチェーン52bを特定できない状態であっても、ブロック52aa或いはブロック52baのどちらかに故障が伝搬していることを特定することが出来る。

[0063]

図17を参照して、図16に示した回路構成によってフェイルスキャンチェーン内で故障が伝搬するブロック(フェイルスキャンブロック)を特定し、ブロック内のテスト結果をテスタ15に出力する手順を説明する。先ず、S600段階において、フェイルパタン163に対してロジックBISTを実行する。この結果、フェイルログ164が得られる。フェイルログ164には、ブロック内のテスト結果のデータが含まれる。そして、S610段階において、フェイルログ164を解析して、フェイルスキャンブロック165を特定する。

$[0\ 0\ 6\ 4]$

(第3の実施の形態)

図18に示すように、本発明の第3の実施の形態において、複数のスキャンド / F回路99a、99b、99c、・・・は、シフトレジスタ状に直列に接続され、スキャンチェーン92を構成する。スキャンド / F回路99a、99b、99c、・・・の出力は、排他的論理和回路(XOR回路)96a、96b、96c、・・・の一方の入力に接続されている。XOR回路96a、96b、96c、・・・の出力は、セレクタ(MUX)93a、93b、93c、・・・の一方の入力に接続されている。排他的論理和回路(XOR回路)96a、96b、96c、・・・の他方の入力には、制御信号97a、97b、97c、・・・が供給される。MUX93a、93b、93c、・・・の他方の入力には、第1の組

み合せ回路 9 1 に接続されている。スキャンF/F回路 9 9 a 、 9 9 b 、 9 9 c 、・・・の出力には、第 2 の組み合せ回路 9 1 2 が接続されている。MUX 9 3 a 、 9 3 b 、 9 3 c 、・・・は、セレクト信号 9 4 a 、 9 4 b 、 9 4 c 、・・・に従って何れかの入力を選択する。このように、図 1 8 においては、各スキャンF/F回路 9 9 a 、 9 9 b 、 9 9 c 、・・・に、1 つの X O R 回路 9 6 a 、 9 6 b 、 9 6 c 、・・・及び 1 つの MUX 9 3 a 、 9 3 b 、 9 3 c 、・・・が付されている。

[0065]

セレクト信号94a、94b、94c、・・・が論理値1である時、MUX93a、93b、93c、・・・は、第1の組み合せ回路91からのデータを受け取り、スキャンF/F回路99a、99b、99c、・・・へ送信する。セレクト信号94a、94b、94c、・・・が論理値0である時、MUX93a、93b、93c、・・・は、XOR回路96a、96b、96c、・・・の出力を受け取り、スキャンF/F回路99a、99b、99c、・・・へ送信する。

[0066]

制御信号97a、97b、97c、・・が論理値1である時、XOR回路96a、96b、96c、・・・は、スキャンF/F回路99a、99b、99c、・・・小送信する。この時に、スキャンF/F回路99a、99b、99c、・・・にクロック信号が入ると、スキャンF/F回路99a、99b、99c、・・・の論理値は反転される。制御信号97a、97b、97c、・・・が論理値0である時、XOR回路96a、96b、96c、・・・は、スキャンF/F回路99a、99b、99c、・・・が保持する論理値をそのままMUX93a、93b、93c、・・・心送信する。この時に、スキャンF/F回路99a、99b、99c、・・・にクロック信号が入ると、スキャンF/F回路99a、99b、99c、・・・の論理値は保持(ホールド)される。この回路構成において、セレクト信号94a、94b、94c、・・・と制御信号97a、97b、97c、・・・によって、各スキャンF/F回路99a、99b、99c、・・・の動作(ホールド、反転、取り込み)を決定できる。

[0067]

本発明の第3の実施の形態によれば、故障が伝搬しているスキャンF/F回路を半導体集積回路内部で特定することが可能である。テスタ15のフェイルメモリへは、故障が伝搬したスキャンF/F回路の情報のみを送信すればよいため、必要なフェイルメモリはさらに小さくて良い。

[0068]

(第3の実施の形態の変形例)

図19に示すように、本発明の第3の実施の形態の変形例において、図10及び図13~16に示した1つのブロック(例えば、ブロック52aa)は、複数のスキャンF/F回路99a、99b、99c、・・・を有する。複数のスキャンF/F回路99a、99b、99c、・・・は、シフトレジスタ状に直列に接続され、スキャンチェーシ92を構成する。スキャンF/F回路99a、99b、99c、・・・の出力は、XOR回路96a、96b、96c、・・・の一方の入力に接続されている。XOR回路96a、96b、96c、・・・の出力は、MUX93a、93b、93c、・・・の他方の入力に接続されている。XOR回路96a、96b、96c、・・・の他方の入力には、第1の組み合せ回路91に接続されている。スキャンF/F回路99a、99b、99c、・・・の出力には、第2の組み合せ回路912が接続されている。MUX93a、93b、93c、・・・の出力には、第2の組み合せ回路912が接続されている。MUX93a、93b、93c、・・・の出力には、第2の組み合せ回路912に接続されている。トグルF/F回路101及びシフトカウンタ102は、制御線103、104によってそれぞれ制御回路59に接続されている。

[0069]

トグルF/F回路101は、制御信号95をXOR回路96a、96b、96 c、・・・の他方の入力へそれぞれ供給する。シフトカウンタ102は、セレク ト信号100a、100b、100c、・・・を用いてMUX93a、93b、 93c、・・・を制御する。MUX93a、93b、93c、・・・は、セレク ト信号100a、100b、100c、・・・に従って何れかの入力を選択する 。制御回路59は、トグルF/F回路101及びシフトカウンタ102の動作を 制御する。

[0070]

シフトカウンタ102が0である時、スキャンF/F回路99aがセレクト信号100aにより選択される。シフトカウンタ102がひとつカウントアップすると、スキャンF/F回路99bがセレクト信号100bにより選択される。シフトカウンタ102が更にひとつカウントアップすると、スキャンF/F回路99cがセレクト信号100cにより選択される。このように、シフトカウンタ102は、シフトレジスタに属する始点から終点までのスキャンF/F回路99a、99b、99c、・・・を一つづつ選択する。トグルF/F回路101は、クロックが入る度に0と1とを反転する機能を有する。

[0071]

図1、図4及び図6に示したスキャンチェーン52a、52b、52c、・・・に対して、図19に示したスキャンチェーン92を適用することにより、故障が伝搬しているスキャンF/F回路を特定することが出来る。ただし、故障が伝搬するスキャンF/F回路は探索範囲中に高々一つのみとする。スキャンチェーンが比較的長い場合、このような条件を満たすのは一般的に難しい。そこで、図10、図13~16に示したスキャンチェーンのブロック分割を利用する。この結果、特定ブロック内に高々一つのスキャンF/F回路のみに故障の影響が伝搬する場合には、フェイルスキャンF/F回路を特定することが出来る。

[0072]

なお、図19に示したシフトカウンタ102は、ロジックBISTが通常もっているシフトカウンタと兼用することができる。

[0073]

図20及び図21を参照して、図19に示した回路構成によって故障が伝搬するスキャンF/F回路を特定する手順を説明する。ここでは、対象ブロックに3つのスキャンF/F回路99a、99b、99cが属しており、故障120の影響はスキャンF/F回路99bに伝搬している。スキャンチェーン92によって、スキャンF/F回路99a、99b、99cにスキャンインする論理値は、[010]である。その結果、スキャンF/F回路99aには論理値0が登録され

、スキャンF/F回路99bには論理値1が登録され、スキャンF/F回路99 cには論理値0が登録される。故障が無い場合(第1の組合せ回路91が正常な場合)、スキャンF/F回路99a、99b、99cが第1の組合せ回路91から取り込む論理値は、[101]である。これに対して、故障120が発生した場合、スキャンF/F回路99bは、0でなく、1を取り込む。この様子を図20において「0/1」と表す。この結果、故障120が有る(第1の組み合せ回路91が異常である)場合、スキャンF/F回路99a、99b、99cは、それぞれ[111]の信号を取り込む。このブロックに対してシグネチャ比較を行うと、期待値と一致しない為、スキャンF/F回路99a、99b、99cの少なくとも1つに故障120が伝搬していることが分る。

[0074]

以下に、故障120が伝搬するスキャンF/F回路を特定する方法を説明する。

[0075]

(イ) 先ず、制御回路 5 9 は、シフトカウンタ 1 0 2 を論理値 0 に(S 7 0 0 段階)、トグルF/F回路 1 0 1 を論理値 0 に(S 7 0 1)、それぞれ設定する。セレクト信号 1 0 0 a は論理値 0 に、セレクト信号 1 0 0 b、 1 0 0 c は論理値 1 になる。また、制御信号 9 5 は論理値 0 になる。S 7 0 2 段階において、フラグに 0 を設定する。

[0076]

(ロ)次に、S703段階において、スキャンチェーン92を用いて、3つのスキャンF/F回路99a、99b、99cに、[010]の信号をスキャンシフトインする。

[0077]

(ハ) 次に、S 7 0 4 段階において、クロックを印加して第1の組合せ回路9 1から信号を取り込む。スキャンF / F 回路99b、99cは、第1の組み合せ 回路91から信号[11]をMUX93b、93cを介して取り込む。スキャンF / F 回路99aは、X O R 回路96aを介して自己の論理値0を保持する。この 結果、故障120が有るため、スキャンF / F 回路99a、99b、99cには

ページ: 29/

、それぞれ[011]の信号が登録される。

[0078]

(二) そして、S705段階において、スキャンF/F回路99a、99b、99cの論理値[011]をシフトアウトし、圧縮する。S706段階において、シグネチャ(圧縮結果)と期待値と比較する。シグネチャが期待値と一致する場合(S707段階においてYes)、スキャンF/F回路99aに故障120が伝搬していることが分る(S708段階)。なぜなら、スキャンF/F回路99aだけが第1の組合せ回路91から信号を取り込まず、自己の論理値を保持することで、故障120の影響が解消されているからである。

[0079]

(ホ)シグネチャが期待値と一致しない場合(S707段階においてNo)、 S709段階において、フラグを確認する。トグルF/F回路101が0のまま である場合、フラグも0である。この場合、制御回路59は、トグルF/F回路 101の論理値を反転させて1に設定し(S713段階)、フラグを1に設定す る(S714段階)。この結果、制御信号95は論理値1となる。シフトカウン タ102の状態は変更しない為、セレクト信号100a~100cは変化しない 。そして、S703段階に戻り、S703~709段階を実施する。即ち、この 状態で、スキャンチェーン92を用いて、3つのスキャンF/F回路99a、9 9 b、9 9 c に、フェイルパタン[0 1 0]をスキャンシフトインし、クロックを 入れる。なお、制御信号95は1である為、スキャンF/F回路99aは、スキ ャンシフトインしている論理値0を反転して論理値1を登録する。スキャンF/ F回路99b、99cは、第1の組み合せ回路91から論理値 [11]をそれぞ れ取り込む。この結果、スキャンF/F回路99a、99b、99cに登録され ている論理値は、[111]となる。S707段階においてYesであれば、先ほ どと同様に、スキャンF/F回路99aに故障120の影響が伝搬していること が判明する。しかし、第1の組み合せ回路91に故障120が無い場合に期待さ れる論理値は[101]であり、スキャンシフトアウトされた論理値[111]と異 なるため、圧縮結果も異なる。よって、S709へ進む。

[0080]

(へ)フラグを確認する(S 7 0 9)。フラグは1である為(S 7 0 9にてN o)、スキャンF/F回路99aに故障120の影響が伝搬していないことが判明する。このように、スキャンF/F回路99aが論理値をそのまま保持する第1の動作及びスキャンF/F回路99aが論理値を反転させる第2の動作から、第1の組み合せ回路91に発生した故障120の影響は、スキャンF/F回路99aに伝搬していないことが分る。なぜならば、スキャンF/F回路99aの論理値が0であっても1であっても期待値と一致しないことは、他のスキャンF/F回路99b、99cの何れかに故障120の影響が伝搬していることを示しているからである。即ち、スキャンF/F回路99aの論理値に関わらず期待値シグネチャが一致しないことは、他のスキャンF/F回路99b、99cの論理値に誤りがあることを示しているからである。

[0081]

(ト) そして、S700段階でまだ設定していないスキャンF/F回路の有無を確認する(S711)。S711段階においてNOであれば、対象スキャンF/F回路をスキャンF/F回路99aからスキャンF/F回路99b、99cに変更し(S712)、S701段階に戻る。具体的には、制御回路59はシフトカウンタ102をカウントアップする。同時に、トグルF/F回路101の論理値を0に制御する。その結果、セレクト信号100bは論理値0に、セレクト信号100a、100cは論理値1になる。また、制御信号95は論理値0になる。この状態で、フェイルパタン[010]をスキャンシフトインしてクロックを入れると、スキャンF/F回路99a、99b、99cの論理値はそれぞれ[111]になる。この状態で、フェイルパタン[010]をスキャンシフトイン(S703)してクロックを入れる(S704)と、スキャンF/F回路99a、99b、99cの論理値はそれぞれ[111]になる。

[0082]

(チ)スキャンF/F回路99a、99b、99cは、論理値[111]をデータ圧縮器へスキャンシフトアウトする(S705)。第1の組み合せ回路91に故障120が無い場合に期待される論理値は[101]であり、スキャンシフトアウトされた論理値[111]と異なるため、圧縮結果も異なる(S707)。制御

回路59は、トグルF/F回路101の論理値を反転させて1に設定する(S713)。この結果、制御信号92は論理値1となる。シフトカウンタ102の状態は変更しない為、セレクト信号100a~100cは変化しない。

[0083]

(リ) この状態で、スキャンチェーン92を用いて、3つのスキャンF/F回路99a、99b、99cに、フェイルパタン[010]をスキャンシフトインし(S703)、クロックを入れる(S704)。制御信号95は1である為、スキャンF/F回路99bは、スキャンシフトインしている論理値1を反転して論理値0を登録する。スキャンF/F回路99a、99cは、第1の組み合せ回路91から論理値[11]をそれぞれ取り込む。この結果、スキャンF/F回路99a、99b、99cに登録されている論理値は、[101]となる。データ圧縮器へこの論理値値[101]をスキャンシフトアウトすると、期待値と同じであるのでデータ圧縮値も一致することになる(S707段階においてYes)。

[0084]

この結果から、スキャンF/F回路99bに故障120の影響が伝搬していることがわかる(S708)。なぜならば、第1の組合せ回路91からデータを取り込んでいるスキャンF/F回路99a、99cに故障120の影響が伝搬しているのであれば、期待値は一致しないからである。スキャンF/F回路99bの論理値をホールド(論理値1)した場合に期待値の不一致が起こり、反転した場合(論理値0)に一致していることから、スキャンF/F回路99bは、期待値0に対して1が伝播していることもわかる。

[0085]

なお、第3の実施の形態で示した方法では、ブロック内にある故障120の影響が伝搬したスキャンF/F回路99bを特定することが出来る。しかしながら、図22に示すように、故障121の影響が伝搬するスキャンF/F回路125、127が対象ブロック内に2つ以上存在する場合もあり得る。即ち、組合せ回路123には、インバータ133を介してスキャンF/F回路125が接続されている。スキャンF/F回路125、127は、1つのスキャンチェーン126に属する。故ャンF/F回路125、127は、1つのスキャンチェーン126に属する。故

障121の影響が同一ブロックに属するスキャンF/F回路125、127の両方に伝搬する場合、図20及び図21に示した方法で故障121の影響が伝搬するスキャンF/F回路を特定することが出来ない。

[0086]

しかし、図23に示すように、故障121の影響が伝搬するスキャンF/F回路125、127を異なるスキャンチェーン137、139にそれぞれ属させることで、スキャンF/F回路125、127をそれぞれ個別に特定することが出来る。即ち、図23に示すスキャンチェーンの構成により、提案方式よるスキャンF/F回路の特定が可能となる。提案方式よるスキャンF/F回路の特定方法については、第4の実施の形態において後述する。

[0087]

また、第1乃至第3の実施の形態は互いに組み合せることができる。先ず、図24に示すように、S500段階において、第1の実施の形態及びその変形例で示した方法を用いて、フェイルスキャンチェーン254及びフェイルパタン252を特定する。S510段階において、第2の実施の形態及びその変形例で示した方法を用いて、フェイルスキャンチェーン254内で故障の影響が伝搬するブロック(フェイルスキャンブロック)260を特定する。最後に、S520段階において、第3の実施の形態及びその変形例で示した方法を用いて、故障の影響が伝搬するスキャンF/F回路(フェイルスキャンF/F回路)256を特定する。

[0088]

(第4の実施の形態)

図25に示すように、本発明の第4の実施の形態に係るスキャンチェーン設計 支援装置は、被テストロジック内のスキャンチェーンのネット構成を構築する機 能を有する演算部と、演算部に接続された記憶装置を有する。記憶装置には、ネ ットリスト150、スキャンF/F依存情報152及び処理済みネットリスト1 54などの各種データが固定的に記録される。また、演算部は、スキャンチェー ンを構成するスキャンF/F回路のそれぞれの論理コーンを抽出する論理コーン 抽出部166と、抽出された論理コーン同士の依存関係を抽出するスキャンF/ F依存関係抽出部151と、スキャンF/F依存情報152及びネットリスト150に基づいてスキャンチェーンを構築するスキャンチェーン構築部153とを有する。

[0089]

演算部は、通常のコンピュータシステムの中央処理装置 (CPU) の一部とし て構成すればよい。論理コーン抽出部166、スキャンF/F依存関係抽出部1 5.1及びスキャンチェーン構築部153は、それぞれ専用のハードウェアで構成 しても良く、通常のコンピュータシステムのCPUを用いて、ソフトウェアで実 質的に等価な機能を有していても構わない。記憶装置は、それぞれ、半導体RO M、半導体RAM等の半導体メモリ装置、磁気ディスク装置、磁気ドラム装置、 磁気テープ装置などの補助記憶装置で構成してもよく、CPUの内部の主記憶装 置で構成しても構わない。演算装置には、入出力制御部を介して、操作者からの データや命令などの入力を受け付ける入力装置と、処理済みネットリスト154 のデータを出力する出力装置とが接続されている。入力装置には、キーボード、 マウス、ライトペンまたはフレキシブルディスク装置などが含まれる。出力装置 には、プリンタ装置、表示装置などが含まれる。表示装置には、CRT、液晶な どのディスプレイ装置が含まれる。演算部で実行される各処理のプログラム命令 はプログラム記憶装置に記憶されている。プログラム命令は必要に応じてCPU に読み込まれ、CPUの内部の演算部によって、演算処理が実行される。また同 時に、一連の演算処理の各段階で発生した数値情報などのデータは、CPU内の 主記憶装置に一時的に記憶される。

[0090]

図25に示すように、まず、論理コーン抽出部166は、スキャンF/F回路の接続関係を示すネットリスト150から、スキャンF/F回路ごとの論理コーンを抽出する。そして、スキャンF/F依存関係抽出部151は、抽出された論理コーンに基づいて、スキャンF/F依存情報152を抽出する。スキャンF/F依存情報152には、論理コーン同士の依存関係、即ち、論理コーン同士の重なり合い関係が含まれる。その後、スキャンチェーン構築部153は、スキャンド/F依存情報152及びネットリスト150に基づいて、処理済みネットリス

ト154を作成する。具体的には、スキャンチェーン構築部153は、論理コーン同士が重なり合うスキャンF/F回路を、同じスキャンチェーンで接続することが無く、論理コーンの依存関係を持たないスキャンF/F回路同士で1つのスキャンチェーンを構成するように、ネットリスト150を修正し、処理済みネットリスト154を作成する。

[0091]

図25に示すスキャンチェーン設計支援装置によれば、論理コーンが重なり合う部分で故障が発生した場合であっても、論理コーンを有するスキャンF/F回路を異なるスキャンチェーンに属させることが出来る。したがって、図22に示したように1つのスキャンチェーン126に属する2以上のスキャンF/F回路125、127に故障121の影響が伝搬するようなスキャンチェーンを構成することが無くなり、図23に示したように、故障121の影響が伝搬するスキャンF/F回路129、131を異なるスキャンチェーン137、139にそれぞれ属させることが出来る。また、フィジカルレイアウト情報を合わせて利用することにより、最適なスキャンチェーンを構築できる。

[0092]

(第5の実施の形態)

図26に示すように、本発明の第5の実施の形態に係る半導体設計支援装置は、図1、4、6に示すような被テストロジックに対してロジックBISTを実行する為の周辺回路を挿入する為の機能を備えた演算部と、演算部に接続された記憶装置とを有する。記憶装置には、被テストロジックに係る回路データ155、ロジックBISTの実行を制御する為の制御ファイル156、ロジックBIST回路データ158、ロジックBIST挿入後回路データ160、テストパタン161及びロジックBIST回路関連情報162などの各種データが固定的に記録される。また、演算部は、ロジックBIST回路を生成するロジックBIST回路生成部157と、回路データ155に対してロジックBIST回路データ158を挿入するロジックBIST挿入部159とを有する。

[0093]

演算部は、通常のコンピュータシステムの中央処理装置(CPU)の一部とし

て構成すればよい。ロジックBIST回路生成部157及びロジックBIST挿入部159は、それぞれ専用のハードウェアで構成しても良く、通常のコンピュータシステムのCPUを用いて、ソフトウェアで実質的に等価な機能を有していても構わない。記憶装置は、それぞれ、半導体ROM、半導体RAM等の半導体メモリ装置、磁気ディスク装置、磁気ドラム装置、磁気テープ装置などの補助記憶装置で構成してもよく、CPUの内部の主記憶装置で構成しても構わない。演算装置には、入出力制御部を介して、操作者からのデータや命令などの入力を受け付ける入力装置と、処理済みネットリスト154のデータを出力する出力装置とが接続されている。演算部で実行される各処理のプログラム命令はプログラム記憶装置に記憶されている。プログラム命令は必要に応じてCPUに読み込まれ、CPUの内部の演算部によって、演算処理が実行される。また同時に、一連の演算処理の各段階で発生した数値情報などのデータは、CPU内の主記憶装置に一時的に記憶される。

[0094]

図26に示すように、先ず、ロジックBIST回路生成部157は、回路データ155及び制御ファイル156に基づいて、回路データ155に係る被テストロジックに適したロジックBIST回路データ158を生成する。そして、ロジックBIST挿入部159は、回路データ155、ロジックBIST回路データ158及び制御ファイル156に基づいて、ロジックBIST挿入後回路データ160、テストパタン161及びロジックBIST回路関連情報162を生成する。具体的には、回路データ155に係る被テストロジックに対してロジックBIST回路を挿入する。その結果、ロジックBIST挿入後回路が生成されると同時に、ロジックBISTを実行する為のテストパタン161及びロジックBIST回路関連情報162も生成される。

[0095]

なお、第4の実施の形態と第5の実施の形態とは、組み合せて実施することが 出来る。即ち、図25に示したスキャンチェーン設計支援装置を用いて被テスト ロジック内のスキャンチェーンを構築する。そして、図26に示した半導体設計 支援装置を用いてこの被テストロジックに係る回路データ155に基づいて、ロ ジックBIST回路を生成及び挿入することが出来る。また、第4の実施の形態と第5の実施の形態を組み合せて実施する場合、実施する順番は問わない。何れを先に行っても良い。

[0096]

【発明の効果】

以上説明したように、本発明によれば、故障箇所を容易に特定することができる も半導体集積回路を提供することができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施の形態に係る半導体集積回路を示すブロック図である。

【図2】

図2 (a) は、図1のテストパタン発生器29の一例を示す回路図である。図2 (b) は、図1のデータ圧縮器28aの一例を示す回路図である。

【図3】

フェイルスキャンチェーンを特定する手順の一例を示すフローチャートである

【図4】

本発明の第1の実施の形態の第1の変形例に係る半導体集積回路を示すブロック図である。

【図5】

図4に示した半導体集積回路31におけるスキャンチェーンを特定する手順の 一例を示すフローチャートである。

図6】

本発明の第1の実施の形態の第2の変形例に係る半導体集積回路を示すブロック図である。

[図7]

図6に示したモード切換回路414及びデータ圧縮器48の一例を示す回路図である。

【図8】

STUMPS方式によるロジックBISTの一般的な構成を示すブロック図である。

【図9】

スキャンテストモードにおける図8に示した半導体集積回路11を示すブロック図である。

【図10】

本発明の第2の実施の形態に係る半導体集積回路の一部分を示すブロック図である。

【図11】

図10に示した回路構成によってフェイルスキャンチェーン内のフェイルブロックを特定する手順の一例を示すフローチャートである。

【図12】

図10に示した回路構成によって故障が伝搬するスキャンF/F回路が属する ブロックを特定し、ブロック内のテスト結果をテスタ15に出力する手順の一例 を示すフローチャートである。

【図13】

本発明の第2の実施の形態の第1の変形例に係る半導体集積回路の一部分を示すブロック図である。

【図14】

本発明の第2の実施の形態の第2の変形例に係る半導体集積回路の一部分を示すブロック図である。

【図15】

本発明の第2の実施の形態の第3の変形例に係る半導体集積回路の一部分を示すブロック図である。

【図16】

本発明の第2の実施の形態の第4の変形例に係る半導体集積回路の一部分を示すブロック図である。

【図17】

図16に示した回路構成によって故障が伝搬するスキャンF/F回路が属する

ブロックを特定し、ブロック内のテスト結果をテスタ15に出力する手順の一例 を示すフローチャートである。

【図18】

本発明の第3の実施の形態に係る半導体装置の一部分を示すブロック図である

【図19】

本発明の第3の実施の形態の変形例に係る半導体装置の一部分を示すブロック 図である。

【図20】

図19に示した回路構成によって故障が伝搬するスキャンF/F回路を特定する手順の一例を説明する回路図である。

【図21】

図19に示した回路構成によって故障が伝搬するスキャンF/F回路を特定する手順の一例を示すフローチャートである。

【図22】

故障121の影響が1つのブロック内に属する2つのスキャンF/F回路12 5、127に伝搬している様子を示す回路図である。

【図23】

故障121の影響が異なるブロック内に属する2つのスキャンF/F回路12 5、127に伝搬している様子を示す回路図である。

【図24】

第1乃至第3の実施の形態を組み合せた一連の故障箇所特定方法を示すフロー チャートである。

【図25】

本発明の第4の実施の形態に係るスキャンチェーン設計支援装置の一例を示す ブロック図である。

【図26】

本発明の第5の実施の形態に係る半導体設計支援装置の一例を示すブロック図である。


【符号の説明】

- 1、11、21、31、41…半導体集積回路
- 12、22a~22c···BIST制御回路
- 13、23、102…シフトカウンタ
- 14、24…パタンカウンタ
- 15…テスタ
- 16…テスト結果圧縮器
- $17a \sim 17c$, $52a \sim 52e$, 92, 126, 137...7
- 18、211…被テストロジック
- 19、29…テストパタン発生器
- 28a、38a、48、53aa~53ad、76a、76aa···データ圧縮 器
 - 3 7 a ~ 3 7 e 、2 3 2 a ~ 2 3 2 e 、3 1 3 a ~ 3 1 3 e …レジスタ
- 47、67aa、96a~96c、213a、230a~230e、242… 排他的論理和回路(XOR回路)
 - 52aa~52ae、52ba、260…ブロック
 - 5 9 …制御回路
 - 66aa、75a、89a、240、244、314a、…セレクタ
 - 9 1 … 第 1 の組合せ回路
 - 9 3 a \sim 9 3 c ··· M U X
 - 94a、100a~100c…セレクト信号
 - 95、97a~97c…制御信号 `
 - 99a~99c、125、127、129、131…スキャンF/F回路
 - 101…トグルF/F回路
 - 103…制御線
 - 110a~110c…テスト結果圧縮部
 - 120、121…故障
 - 123…組合せ回路
 - 133…インバータ


- 135、246b~246e…論理積回路
- 150、154…ネットリスト
- 151…依存関係抽出部
- 152…依存情報
- 153…スキャンチェーン構築部
- 155、158…回路データ
- 156…制御ファイル
- 157…回路生成部
- 159…挿入部
- 160…挿入後回路データ
- 161…テストパタン
- 162…回路関連情報
- 163、252、253…フェイルパタン
- 164、250、251、257、258…フェイルログ
- 165…フェイルスキャンブロック
- 166…論理コーン抽出部
- 211…被テストブロック
- 234a~234e…出力データ
- 254~256…フェイルスキャンチェーン
- 414…モード切換回路
- 912…第2の組合せ回路


【書類名】 図面

図1]




【図2】







【図3】




【図4】





【図5】






【図7】






【図9】



【図10】





【図11】







図12]




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】



【図25】



【図26】



【書類名】 要約書

【要約】

【課題】 故障箇所を容易に特定することができる半導体集積回路を提供する。

【解決手段】 論理回路内の記憶素子により構成された複数のシフトレジスタと、シフトレジスタの入力段に接続されたテストパタン発生器と、シフトレジスタの出力段に接続された、シフトレジスタを個別に選択するテスト結果圧縮部とを有する。

【選択図】 図1



特願2003-085923

出願人履歴情報

識別番号

[000003078]

1. 変更年月日

2001年 7月 2日

[変更理由]

住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名

株式会社東芝

2. 変更年月日 [変更理由] 2003年 5月 9日

名称変更 住所変更

住

東京都港区芝浦一丁目1番1号

氏 名

所

株式会社東芝